SEMICONDUCTOR DEVICE

Publication number: JP8130288
Publication date: 1996-05-21

Inventor:

OTSUKA MASASHI

Applicant:

TOKYO SHIBAURA ELECTRIC CO

Classification:

- international:

H01L25/18; H01L25/04; H01L25/18;

H01L25/04; (IPC1-7): H01L25/04;

H01L25/18


- European:

Application number: JP19940267281 19941031 **Priority number(s):** JP19940267281 19941031

Report a data error here

Abstract of JP8130288

PURPOSE: To provide a semiconductor device in which, even if the mounting area is small, the scale of a system which can be placed is not restricted. CONSTITUTION: A first recess 11 is provided on the upper surface of a first multilayer board 12 having a wiring pattern 12b, first and second semiconductor chips 13, 14 are placed in the recess 11, and the chips 13, 14 are connected to a wiring pattern 12b by bonding wires 15. A second recess 21 is provided on the upper surface of a second multilayer board 22 having a wiring pattern 22b, third and fourth semiconductor chips 23, 24 are placed in the recess 21, and the chips 23, 24 are connected to a wiring pattern 22b by bonding wires 25. The surface of the board 12 is adhered to that of the board 22 by prepreg 26. Accordingly, even if the mounting area is small, a semiconductor device in which the scale of a system which can be placed is not restricted can be provided.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-130288

(43)公開日 平成8年(1996)5月21日

(51) Int.Cl.⁶

識別記号

庁内整理番号

FΙ

技術表示箇所

H01L 25/04 25/18

H01L 25/04

Z

審査請求 未請求 請求項の数8 OL (全 6 頁)

(21)出願番号

特願平6-267281

(22)出願日

平成6年(1994)10月31日

(71) 出顧人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 大塚 雅司

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝多摩川工場内


(74)代理人 弁理士 鈴江 武彦

(54) 【発明の名称】 半導体装置

(57)【要約】

【目的】この発明は、実装面積が小さくても、搭載可能 なシステムの規模が制約を受けることのない半導体装置 を提供する。

【構成】配線パターン12b を有する第1の多層基板12の上面に第1の凹部11を設け、この凹部11に第1、第2の半導体チップ13,14 を搭載し、半導体チップ13,14 をボンディングワイヤ15により配線パターン12b と接続する。配線パターン22b を有する第2の多層基板22の上面に第2の凹部21を設け、この凹部21に第3、第4の半導体チップ23,24 をボンディングワイヤ25により配線パターン22b と接続する。第1の多層基板12の上面と第2の多層基板22の上面とをプリプレーグ26によって接着する。従って、実装面積が小さくても、搭載可能なシステムの規模が制約を受けることのない半導体装置を提供できる。



10

1

【特許請求の範囲】

【請求項1】 第1の配線パターンを有する第1の多層 基板と、

前記第1の多層基板の上面に設けられた第1の凹部と、 前記第1の凹部に搭載された少くとも1つの第1の半導 体素子と、

前記第1の半導体素子と前記第1の配線パターンとを接続する第1の接続手段と、

第2の配線パターンを有する第2の多層基板と、

前記第2の多層基板の上面に設けられた第2の凹部と、 前記第2の凹部に搭載された少くとも1つの第2の半導 体素子と、

前記第2の半導体素子と前記第2の配線パターンとを接続する第2の接続手段と、

前記第1の多層基板の上面と前記第2の多層基板の上面とを接着することにより、前記第1及び第2の凹部によって形成された空間において前記第1及び第2の半導体素子を気密封止する接着手段と、

前記第1及び第2の多層基板に形成されたスルーホールと、

を具備することを特徴とする半導体装置。

【請求項2】 前記第1の多層基板の下面に位置する前 記スルーホールの一端に設けられた半田バンプをさらに 含むことを特徴とする請求項1記載の半導体装置。

【請求項3】 前記第1及び第2の接続手段は、ボンディングワイヤであることを特徴とする請求項1記載の半導体装置。

【請求項4】 前記第1及び第2の接続手段は、半田バンプであることを特徴とする請求項1記載の半導体装置。

【請求項5】 前記第2の半導体素子の下に設けられ、 前記第2の多層基板に埋め込まれた放熱手段をさらに含むことを特徴とする請求項1記載の半導体装置。

【請求項6】 前記第1及び第2の接続手段は、ボンディングワイヤであることを特徴とする請求項5記載の半導体装置。

【請求項7】 前記第1の多層基板の下面に位置する前 記スルーホールの一端に設けられた半田バンプをさらに 含むことを特徴とする請求項6記載の半導体装置。

【請求項8】 第1の配線パターンを有する第1の多層 40 基板と、

前記第1の多層基板の上面に設けられた第1の凹部と、 前記第1の凹部に搭載された少くとも1つの第1の半導 体素子と、

前記第1の半導体素子と前記第1の配線パターンとを接続する第1の接続手段と、

第2の配線パターンを有する第2の多層基板と、

前記第2の多層基板の上面に設けられた第2の凹部と、前記第2の凹部に搭載された小くとも1つの第2の光道

前記第2の凹部に搭載された少くとも1つの第2の半導体素子と、

前記第2の半導体素子と前記第2の配線パターンとを接続する第2の接続手段と、

前記第1の多層基板の上面と前記第2の多層基板の上面とを接着することにより、前記第1及び第2の凹部によって形成された空間において前記第1及び第2の半導体素子を気密封止する第1の接着手段と、

第3の配線パターンを有する第3の多層基板と、

前記第3の多層基板の上面に設けられた第3の凹部と、 前記第3の凹部に搭載された少くとも1つの第3の半導 体素子と、

前記第3の半導体素子と前記第3の配線パターンとを接続する第3の接続手段と、

前記第2の多層基板の下面と前記第3の多層基板の上面とを接着することにより、前記第3の凹部と前記第2の多層基板の下面とによって形成された空間において前記第3の半導体素子を気密封止する第2の接着手段と、前記第1乃至第3の多層基板に形成されたスルーホール

前記第1乃至第3の多層基板に形成されたスルーホール と、

を具備することを特徴とする半導体装置。

20 【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、半導体装置に関するもので、特に高密度、ローコストを要求される中規模MCM(マルチ・チップ・モジュール)のパッケージ構造に使用されるものである。

[0002]

30

【従来の技術】図8は、従来の半導体装置を示す断面図である。多層基板1の上面には複数の半導体素子2が搭載されており、これら半導体素子2はボンディングワイヤ3により多層基板1の配線パターン層1aと電気的に接続されている。多層基板1の下面には表面実装のための半田バンプ4が設けられており、半田バンプ4は配線パターン層1aと電気的に接続されている。

【0003】前記多層基板1の上面には、半導体素子2を気密封止するためのシェル5が設けられている。尚、 封止方法としては、この気密封止タイプの他、トランス ファモールドを行うことによる非気密封止タイプとする ことも可能である。

[0004]

【発明が解決しようとする課題】ところで、上記従来の半導体装置では、半田バンプ4により実装する面実装の方式を用いているため、実装面積に比べて1/O数が多くとれるという利点を持っている。しかし、半導体素子2を搭載する面が一平面に限定されているため、搭載可能なシステムの規模が制約を受けることになる。すなわち、上記装置では、素子搭載面が一平面であるため、プリント基板への実装面積が小さいわりに多くの1/O数をとることができても、これを活用するだけの半導体素子を半導体装置に搭載することができない。このよう

50 な、素子搭載面と実装面との利用価値がアンバランスで

あるという欠点がある。

【0005】この発明は上記のような事情を考慮してなされたものであり、その目的は、実装面積が小さくても、搭載可能なシステムの規模が制約を受けることのない半導体装置を提供することにある。

[0006]

【課題を解決するための手段】この発明は、上記課題を 解決するため、第1の配線パターンを有する第1の多層 基板と、前記第1の多層基板の上面に設けられた第1の 凹部と、前記第1の凹部に搭載された少くとも1つの第 1の半導体素子と、前記第1の半導体素子と前記第1の 配線パターンとを接続する第1の接続手段と、第2の配 線パターンを有する第2の多層基板と、前記第2の多層 基板の上面に設けられた第2の凹部と、前記第2の凹部 に搭載された少くとも1つの第2の半導体素子と、前記 第2の半導体素子と前記第2の配線パターンとを接続す る第2の接続手段と、前記第1の多層基板の上面と前記 第2の多層基板の上面とを接着することにより、前記第 1及び第2の凹部によって形成された空間において前記 第1及び第2の半導体素子を気密封止する接着手段と、 前記第1及び第2の多層基板に形成されたスルーホール と、を具備することを特徴としている。

【0007】また、前記第1の多層基板の下面に位置する前記スルーホールの一端に設けられた半田バンプをさらに含むことを特徴としている。また、前記第2の半導体素子の下に設けられ、前記第2の多層基板に埋め込まれた放熱手段をさらに含むことを特徴としている。

[0008]

【作用】この発明は、第1の多層基板の第1の凹部に少くとも1つの第1の半導体素子を搭載し、第2の多層基板の第2の凹部に少くとも1つの第2の半導体素子を搭載し、第1の多層基板の上面と第2の多層基板の上面とを接着剤により接着している。これにより、第1の多層基板の下面の面積がプリント基板への実装面積となり、この実装面積が小さいわりに多くの半導体素子を搭載することができる。したがって、この半導体装置は、実装面積が小さくても、搭載可能なシステムの規模が制約を受けることがない。

【0009】また、第2の多層基板に放熱手段を埋め込んでいるため、第2の凹部の底面に、出力の大きな、発熱量の多い半導体素子を搭載しても、この素子から発生する熱を前記放熱手段によって外部へ放出することができる。

[0010]

【実施例】以下、図面を参照してこの発明を実施例により説明する。図1乃至図3は、この発明の第1の実施例による半導体装置の製造方法、即ち3D(dimension) ーBGA(Ball Grid Array)の製造方法を示す断面図であり、図4は、図3に示すスルーホールの部分を拡大した断面図である。

【0011】先ず、図1に示すように、上面に第1の凹部11を有すると共にキャビティーを有する有機系の第1の多層基板12を準備する。この第1の多層基板12は、次のような構成とされている。FR-5(難燃性ガラスエポキシ)、BT(ビスマレイミドトリアジン)レジンガラス布基板又は変性ポリイミドガラス布基板等のうちのいずれかの基板12aの上面に配線パターン12bが形成され、この配線パターン12bの上に接着材であるプリプレーグ12cを介して配線パターン12bが形成され、前記基板12aの下面に配線パターン12bが形成され、この配線パターン12bが形成され、この配線パターン12bが形成され、この配線パターン12bが形成されている。

【0012】次に、前記第1の多層基板12の第1の凹部11の底面には第1及び第2の半導体チップ13、14が搭載される。この後、図2に示すように、第1及び第2の半導体チップ13、14それぞれは、ボンディングワイヤ15によって第1の多層基板12の配線パターン12bに電気的に接続される。次に、この段階での信頼性を高めるために、ポッティングを施しても良い。即ち、第1の多層基板12の第1の凹部11に樹脂を導入することによって第1、第2の半導体チップ13、14およびボンディングワイヤ15を封止しても良い。

【0013】次に、上記第1の多層基板12の場合と同様に、上面に第2の凹部21を有すると共にキャビティーを有する有機系の第2の多層基板22を準備する。この第2の多層基板22の材質等は、第1の多層基板12のそれと同様である。

【0014】この後、この第2の多層基板22の第2の 凹部21の底面に第3及び第4の半導体チップ23、2 4が搭載される。次に、第3及び第4の半導体チップ2 3、24それぞれは、ボンディングワイヤ25によって 第2の多層基板22の配線パターン22bに電気的に接 続される。

【0015】次に、図3に示すように、第1の多層基板12の上面と第2の多層基板22の上面とがプリプレーグ26を用いて接着され、これら多層基板12、22はプレスされる。これにより、第1及び第2の凹部11、21により形成される空間において、第1、第2の半導体チップ13、14と第3、第4の半導体チップ23、24とは対向した状態で、気密封止される。

【0016】この後、第1及び第2の多層基板12、22には第1乃至第4の貫通孔が設けられ、これら貫通孔それぞれの内表面にはメッキ28が施される。これによって、第1及び第2の多層基板12、22には第1乃至第4のスルーホール27a~27dが形成され、スルーホール27a~27dにより第1及び第2の多層基板12、22は相互に電気的に接続される。この際の第4のスルーホール27dを拡大した断面図は図4に示されている。

50

【0017】次に、第1の多層基板12の下面におけるスルーホール27a~27dそれぞれの一端には半田バンプ29a~29dが取り付けられる。この半田バンプ29a~29dは、半導体装置を図示せぬプリント基板に実装する際に用いるものである。

【0018】上記第1の実施例によれば、第1の多層基板12の上面と第2の多層基板22の上面とをプリプレーグ26を用いて接着している。これにより、第1の多層基板12の下面の面積がプリント基板への実装面積となり、この実装面積が小さいわりに多くの半導体素子、即ち第1乃至第4の半導体チップ13、14、23、24を多層基板12、22に搭載することができる。つまり、実装面積に比べて多くとれる1/〇数を充分に活用できる程度の半導体素子を多層基板12、22に搭載することができる。この結果、素子搭載面と実装面とできる。とができる。という欠点を解消することができる。即ち、実装面積が小さくても、搭載可能なシステムの規模が制約を受けることのない3DーBGAを提供することができる。

【0019】また、第1及び第2の多層基板12、22をプリプレーグを用いて接着しプレスするという基板積層技術を封止方法として用いているため、より高密度で安価なMCM-L(Laminated Print Circuit Board)、即ち多層有機基板を用いたMCMとしての3D-BGAを提供することができる。

【0020】尚、上記第1の実施例では、第1及び第2の多層基板12、22からなる2枚の基板を互いに重ね合せているが、搭載可能なシステムの規模を大きくするために3枚以上の基板を互いに重ね合せることも可能である。

【0021】また、貫通したスルーホール27a~27dを使用しているが、IVH(Interstitial Via Hole)を使用することも可能である。また、スルーホール27a~27dそれぞれの内表面にメッキ28を施すことにより、第1及び第2の多層基板12、22を相互に電気的に接続しているが、ホールに金属ピン等を挿入することにより、多層基板12、22を相互に電気的に接続することも可能である。

【0022】図5は、この発明の第1の実施例による半導体装置の他の例を示す断面図であり、図3と同一部分 40には同一符号を付し、異なる部分についてのみ説明する。第1及び第2の多層基板12、22の場合と同様に、第3の凹部31を有すると共にキャビティーを有する有機系の第3の多層基板32を準備する。この第3の多層基板32の材質等は、第1の多層基板12のそれと同様である。

【0023】この後、この第3の多層基板32の第3の 凹部31の底面に第5及び第6の半導体チップ33、3 4が搭載される。次に、第5及び第6の半導体チップ3 3、34それぞれは、ボンディングワイヤ35によって50 第3の多層基板32の配線パターン32bに電気的に接続される。

【0024】次に、第1の多層基板12の上面と第2の多層基板22の上面とがプリプレーグ26を用いて接着される。この後、第1及び第2の多層基板12、22には第1乃至第4の貫通孔が設けられ、これら貫通孔の内表面にはメッキ28が施される。これによって、多層基板12、22にはスルーホール27a~27dが形成される。次に、第3の多層基板32には第5の貫通孔が設けられ、この貫通孔の内表面にはメッキ38が施される。これによって、多層基板32には第5のスルーホール37aが形成される。

【0025】この後、第2の多層基板22の下面と第3の多層基板32の上面とがプリプレーグ36を用いて接着され、これら多層基板12、22、32はプレスされる。これにより、第3の凹部31と第2の多層基板22の下面とにより形成される空間において、第5、第6の半導体チップ33、34は気密封止される。

【0026】次に、第1乃至第3の多層基板12、22、32には第6の貫通孔が設けられ、この貫通孔の内表面にはメッキ38が施される。これによって、多層基板12、22、32には第6のスルーホール37bが形成され、このスルーホール37bによって第1乃至第3の多層基板12、22、32は相互に電気的に接続される。

【0027】この後、第1の多層基板12の下面におけるスルーホール27a~27d、37bそれぞれの一端には半田バンプ29a~29fが取り付けられる。上記他の例においても第1の実施例と同様の効果を得ることができ、しかも、第1乃至第3の多層基板12、22、32を互いに重ね合せているため、第1の実施例よりさらに多くの半導体素子を多層基板12、22、32に搭載することができる。

【0028】図6は、この発明の第2の実施例による半導体装置を示す断面図であり、図3と同一部分には同一符号を付し、第1の実施例と異なる部分についてのみ説明する。

【0029】第1の多層基板12の第1の凹部11の底面には第1乃至第3の半導体チップ13、14、41が搭載される。この後、これら半導体チップ13、14、41それぞれは、ボンディングワイヤ15によって第1の多層基板12の配線パターン12bに電気的に接続される。

【0030】次に、上面に第2の凹部21を有する第2の多層基板22を準備する。この多層基板22における第2の凹部21の下に位置する下面の中央部には、銅又はアルミ等からなるヒートシンク42が設けられている。即ち、第2の多層基板22にはヒートシンク42が埋め込まれている。

【0031】この後、このヒートシンク42の上には第

4の半導体チップ43が搭載される。この第4の半導体チップ43は、出力の大きな、発熱量の多い素子である。次に、この半導体チップ43は、ボンディングワイヤ25によって第2の多層基板22の配線パターン22bに電気的に接続される。

【0032】上記第2の実施例においても第1の実施例と同様の効果を得ることができる。また、第2の多層基板22にヒートシンク42を埋め込んでいるため、第2の凹部21の底面に、出力の大きな、発熱量の多い素子である第4の半導体チップ43を搭載しても、このチッ 10プ43から発生する熱をヒートシンクによって外部へ放出することができる。したがって、放熱生に優れた3DーBGAを提供することができる。

【0033】図7は、この発明の第3の実施例による半導体装置を示す断面図であり、図3と同一部分には同一符号を付し、第1の実施例と異なる部分についてのみ説明する。


【0034】第1及び第2の半導体チップ13、14それぞれは、フリップチップ用バンプ51によって第1の多層基板12の配線パターン12bに電気的に接続され20る。第3及び第4の半導体チップ23、24それぞれは、フリップチップ用バンプ51によって第2の多層基板22の配線パターン22bに電気的に接続される。

【0035】上記第3の実施例においても第1の実施例と同様の効果を得ることができ、しかも、半導体チップと多層基板の配線パターンとの接続にフリップチップ用バンプを用いているため、3D-BGAの集積度を第1の実施例より高くすることができる。

[0036]

【発明の効果】以上説明したようにこの発明によれば、第1の凹部に少くとも1つの第1の半導体素子を搭載した第1の多層基板の上面と、第2の凹部に少くとも1つの第2の半導体素子を搭載した第2の多層基板の上面とを接着剤により接着している。したがって、実装面積が小さくても、搭載可能なシステムの規模が制約を受けることのない半導体装置を提供することができる。

【図1】



*【図面の簡単な説明】

【図1】この発明の第1の実施例による半導体装置の製造方法を示す断面図。

【図2】この発明の第1の実施例による半導体装置の製造方法を示すものであり、図1の次の工程を示す断面図。

【図3】この発明の第1の実施例による半導体装置の製造方法を示すものであり、図2の次の工程を示す断面図。

【図4】この発明の図3に示すスルーホールの部分を拡 大した断面図。

【図5】この発明の第1の実施例による半導体装置の他の例を示す断面図。

【図6】この発明の第2の実施例による半導体装置を示す断面図。


【図7】この発明の第3の実施例による半導体装置を示す断面図。

【図8】従来の半導体装置を示す断面図。


【符号の説明】

11…第1の凹部、12…第1の多層基板、12a …基板、12 b …配線パターン、12c プリプレーグ、13…第1の半導 体チップ、14…第2の半導体チップ、15…ボンディング ワイヤ、21…第2の凹部、22…第2の多層基板、22a … 基板、22b …配線パターン、22c プリプレーグ、23…第 3の半導体チップ、24…第4の半導体チップ、25…ボン ディングワイヤ、26…プリプレーグ、27a …第1のスル ーホール、27b …第2のスルーホール、27c …第3のス ルーホール、27d …第4のスルーホール、28…メッキ、 29a ~29d …半田バンプ、31…第3の凹部、32…第3の 30 多層基板、32a …基板、32b …配線パターン、32c プリ プレーグ、33…第5の半導体チップ、34…第6の半導体 チップ、35…ボンディングワイヤ、36…プリプレーグ、 37a …第5のスルーホール、37b …第6のスルーホー ル、38…メッキ、41…第3の半導体チップ、42…ヒート シンク、43…第4の半導体チップ、51…フリップチップ 用バンプ。


【図2】









【図4】



[図6]





【図8】

